Adaptive Buskodierverfahren zur verlustleistungseffizienten Datenübertragung auf Bussen digitaler Systeme

Abstract. In diesem Beitrag wird ein Überblick ber transitionsmindernde Buskodierverfahren zur verlustleistungsminimierten Datenübertragung zwischen Modulen digitaler Systeme gegeben. Ein neues adaptives Verfahren, das Adaptive Minimum Weight Codes (AMWC) Verfahren wird vorgestellt, welches Datenworte auf einen Code mit minimalem Gewicht unter Nutzung dynamisch rekonfigurierbarer Codetabellen abbildet. Aufgrund der Anpassbarkeit der Kodiervorschrift benötigt es keine Kenntnis statistischer Parameter der zu übertragenden Datenströme und eignet sich deshalb insbesondere zur Kodierung von Datenströmen mit über der Zeit veränderlichen Parametern. Im Gegensatz zu anderen bislang publizieren adaptiven Verfahren, welche aufgrund ihres enormen Eigenverlustleistungsanteiles nicht effizient implementierbar sind, besitzt die Implementierung von AMWC einen geringeren Hardwareoverhead und verändert das Systembusinterface nicht. Der Beitrag stellt theoretische Grundlagen vor und gibt eine hardwareeffiziente Implementierung an. Experimentelle Untersuchungen ergaben eine Reduktion der Schaltaktivität um 38%.

In this paper state-of-the-art transition-minimizing bus encoding schemes for power-efficient data transmission between modules of digital systems are summarized. A new adaptive scheme, the Adaptive Minimum Weight Codes (AMWC) is presented which maps data words unambiguously on a minimum weight code using dynamically reconfigurable code tables. Due to its adaptability our scheme does not require a priori knowledge about statistical parameters of data streams to be transmitted. Therefore it is especially suited for data streams with time-varying parameters. Unlike other adaptive techniques presented to date, which are infeasible to implement into hardware due to their tremendous overhead in self dissipated power, the implementation of our encoding technique requires less interface. The fundamentals of the encoding scheme and a hardware-efficient implementation are given. Experimental results showed a reduction in bus transition activity of up to 38%. hardware overhead and does not modify the system bus