Articles | Volume 3
Adv. Radio Sci., 3, 287–291, 2005
https://doi.org/10.5194/ars-3-287-2005
Adv. Radio Sci., 3, 287–291, 2005
https://doi.org/10.5194/ars-3-287-2005

  13 May 2005

13 May 2005

Digitalsimulator für pulscodierte neuronale Netze

H. H. Hellmich and H. Klar H. H. Hellmich and H. Klar
  • Technische Universität Berlin, Fakultät für Elektrotechnik und Informatik, Institut für Technische Informatik und Mikroelektronik, Einsteinufer 17, Sekr. EN 4, D-10587 Berlin, Germany

Abstract. Die Simulation von grossen pulscodierten neuronalen Netzen (PCNNs) für die Evaluierung einer biologisch motivierten Bildverarbeitung ist auf Einprozessor-Systemen (PCs oder Workstations) immer noch sehr zeitineffizient. Den Flaschenhals während der Simulation bildet der sequentielle Zugriff auf den Gewichtsspeicher zur Berechnung der Neuronenzustände. Es wird ein Digitalsimulator basierend auf feld-programmierbaren Gate-Arrays (FPGAs) vorgestellt, der dieses Flaschenhals-Problem durch eine verteilte Speicherarchitektur und eine erhöhte Speicherbandbreite angeht und zusätzlich eine getrennte Berechnung von Neuronenzuständen und Netzwerktopologie vorsieht. Somit ist es möglich, den des Simulationsalgorithmus zu erhöhen. Die momentane Implementierung mit einer Taktfrequenz von 50MHz verspricht einen Beschleunigungsfaktor von etwa 30 für eine spärliche Vernetzungsstruktur (Vierer- und Achternachbarschaft) im Vergleich zu einem PC mit einer 2,4GHz CPU und 1GB RAM Arbeitsspeicher.