Articles | Volume 3
Adv. Radio Sci., 3, 389–393, 2005
https://doi.org/10.5194/ars-3-389-2005
Adv. Radio Sci., 3, 389–393, 2005
https://doi.org/10.5194/ars-3-389-2005

  13 May 2005

13 May 2005

Implementierung eines verlustleistungsoptimierten Dezimators für kaskadierte Sigma-Delta Analog-Digital Umsetzer

M. Becker1, N. Lotze1, J. Becker1, M. Ortmanns2, and Y. Manoli1 M. Becker et al.
  • 1Lehrstuhl für Mikroelektronik, Albert-Ludwigs-Universität, Georges-Köhler-Allee 102 DG, 79110 Freiburg, Germany
  • 2sci-worx GmbH, Garbsener Landstrae 10, 30419 Hannover, Germany

Abstract. Dieser Beitrag stellt die Implementierung eines neuartigen Ansatzes einer effizienten Dezimator-Architektur für kaskadierte Sigma-Delta Modulatoren vor. Die Rekombinationslogik kaskadierter Modulatoren und die Korrektur des Verstärkungsfehlers zeitkontinuierlicher (CT) Modulatoren werden in die erste Stufe des Dezimators integriert. Eine entsprechende Filtertopologie wird hergeleitet und auf einem Hardware-Emulator der Firma Mentor Graphics implementiert. Der Vergleich der vorgeschlagenen Struktur mit einer herkömmlichen Implementierung zeigt eine nennenswerte Verbesserung der Effizienz.