Untersuchung von asynchronen Timing-Strategien für digitale Subthreshold-Schaltungen

Abstract. Eine der großen Herausforderungen beim Betrieb von Schaltungen bei extrem niedrigen Versorgungsspannungen ist die starke Zunahme des Einflusses zufälliger Prozessvariationen auf die Verzögerungszeiten der Gatter. Dies erfordert sehr hohe Sicherheitsmargen im Timing der Schaltungen, was zu einer deutlichen Verringerung der Geschwindigkeit und einem Anstieg der Energie pro Operation führt. Asynchrone Schaltungstechniken, die durch ihre Kodierung das Ende einer Operation detektieren können, sind daher bei dieser Anwendung eine interessante Alternative.

In dieser Veröffentlichung werden die notwendigen Sicherheitsmargen in Delay-Line basierten Subthreshold-Schaltungen diskutiert und mögliche asynchrone Dual-Rail Entwurfsmethoden vorgestellt. Transistor-Level Simulationsergebnisse für einen einfachen, in den diskutierten Techniken realisierten Zähler werden vorgestellt, um die Funktionsfähigkeit dieser Techniken im Subthreshold-Bereich zu demonstrieren. Multiplizier mit unterschiedlicher Wortbreite dienen als Beispiel für eine komplexere Schaltung, welche bezüglich Geschwindigkeit, Energiebedarf und Flächenaufwand mit einer entsprechenden Standard-Realisierung verglichen wird, was abschließend eine Aussage darüber zulässt, wann die untersuchten Techniken gewinnbringend eingesetzt werden können.